



UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO
FACULTAD DE ESTUDIOS SUPERIORES CUAUTITLÁN
CAMPO IV
Ingeniería en telecomunicaciones, sistemas y electrónica

ACTIVIDAD 1

ROMERO PRIMITIVO ALEXIS ALDAIR

MICROPROCESADORES

Grupo 1711

Profesor: Jose Luis Barbosa Pacheco

Semestre: 2027-1

Fecha de entrega: 21/09/2026

Cuautitlán, Estado de México
2026

Resumen.

En esta actividad se diseñó un sistema basado en el microprocesador Z80, integrado por memoria de código, memoria de datos e interfaces de entrada/salida. El sistema dispone de 16 KB destinados al almacenamiento de código, 16 KB de memoria de datos y seis puertos de entrada/salida implementados mediante dos interfaces programables 8255.

Se estableció un mapa de direccionamiento en el cual la memoria de código inicia en la dirección 0000H, la memoria de datos en F800H y los puertos de entrada/salida a partir de 40H. El diagrama electrónico se desarrolló en KiCad Schematic Capture empleando una EEPROM 28C256, dos memorias SRAM 6264, dos interfaces 8255 y la lógica necesaria para realizar la decodificación de direcciones y la selección de los diferentes dispositivos.

Adicionalmente, se desarrolló un programa en lenguaje ensamblador para el Z80 encargado de solicitar el nombre y apellidos del usuario, validar los caracteres introducidos, almacenar la información y determinar la cantidad de letras sin considerar los espacios. El programa fue ensamblado y simulado mediante Z80 Workbench, comprobando su funcionamiento mediante diferentes entradas.

Introducción.

Un sistema basado en microprocesador requiere, además de la unidad de procesamiento, elementos de memoria e interfaces de entrada/salida que permitan almacenar programas, manejar información y comunicarse con dispositivos externos. Para integrar estos elementos es necesario establecer un mapa de direccionamiento y desarrollar la lógica de selección correspondiente, de manera que el microprocesador pueda acceder correctamente a cada dispositivo.

En esta actividad se desarrolla un sistema basado en el microprocesador Z80 que integra 16 KB de memoria para código, 16 KB de memoria para datos y seis puertos de entrada/salida. La memoria de código se ubica a partir de 0000H, la memoria de datos a partir de F800H y los puertos de entrada/salida a partir de 40H, de acuerdo con las especificaciones establecidas para el sistema.

El diseño electrónico contempla la interconexión de los buses de direcciones y datos, así como las señales de control necesarias para acceder a las memorias y a las interfaces 8255. Debido a las características del mapa de memoria solicitado, también se implementa un mecanismo de selección por bancos para acceder a los 16 KB físicos destinados a datos mediante una ventana ubicada entre F800H y FFFFH.

Como complemento del diseño electrónico, se desarrolla un programa en lenguaje ensamblador encargado de solicitar el nombre y apellidos del usuario, validar la información introducida, almacenarla y contabilizar la cantidad de letras sin considerar los espacios. De esta manera se aplican conceptos de direccionamiento,

decodificación, manejo de memoria, entrada/salida y programación en lenguaje ensamblador.

Funcionamiento del sistema

Microprocesador

El Z80 es un microprocesador de 8 bits que dispone de un bus de datos bidireccional de 8 bits (D0–D7) y un bus de direcciones de 16 bits (A0–A15). Por medio del bus de direcciones puede seleccionar hasta 65 536 posiciones, correspondientes a un espacio de direccionamiento de 64 KB comprendido entre 0000H y FFFFH.

En el sistema desarrollado, el Z80 constituye la unidad central encargada de ejecutar las instrucciones y controlar las transferencias de información entre las memorias y las interfaces de entrada/salida.

Las principales señales utilizadas en el diseño son las siguientes:

- **A0–A15:** constituyen el bus de direcciones y permiten indicar la posición de memoria o dirección de entrada/salida sobre la cual se realizará una operación.
- **D0–D7:** forman el bus bidireccional de datos mediante el cual se transfieren instrucciones y datos entre el microprocesador y los demás dispositivos.
- **/MREQ:** se activa en nivel bajo cuando el Z80 realiza una operación relacionada con memoria. En el diseño permite identificar los accesos destinados a la EEPROM o a las memorias SRAM.
- **/IORQ:** se activa en nivel bajo durante una operación de entrada/salida y permite identificar los accesos destinados a las interfaces 8255.
- **/RD:** indica una operación de lectura. Cuando se encuentra activa, el dispositivo seleccionado coloca la información correspondiente sobre el bus D0–D7.
- **/WR:** indica una operación de escritura. En esta operación el Z80 coloca el dato sobre el bus y el dispositivo seleccionado lo recibe.
- **CLK:** proporciona la señal de reloj necesaria para sincronizar las operaciones del microprocesador. En el diseño se empleó un oscilador de 4 MHz.
- **/RESET:** entrada activa en nivel bajo utilizada para inicializar el microprocesador. Después del reinicio, la ejecución comienza desde la dirección 0000H.
- **/INT y /NMI:** corresponden a las entradas de interrupción enmascarable y no enmascarable. Debido a que no se utilizan interrupciones en este sistema, se mantienen en su estado inactivo.
- **/WAIT:** permite introducir estados de espera cuando un dispositivo requiere mayor tiempo para completar una transferencia. En el diseño se mantiene inactiva.

- **/BUSREQ:** permite que otro dispositivo solicite el control de los buses del sistema. Debido a que no se utiliza otro controlador de bus, esta entrada permanece inactiva.

Durante una operación, el Z80 coloca una dirección sobre A0–A15. Posteriormente, mediante /MREQ o /IORQ, indica si el acceso corresponde a memoria o entrada/salida, mientras que /RD o /WR determinan si se realizará una lectura o una escritura. La lógica de decodificación utiliza estas señales y las líneas de dirección para habilitar únicamente el dispositivo correspondiente.

Memorias.

El sistema utiliza dos tipos de memoria: una EEPROM 28C256 destinada al almacenamiento del código y dos memorias SRAM 6264 destinadas al almacenamiento de datos.

La **28C256** es una memoria EEPROM organizada como $32K \times 8$ bits, equivalente a una capacidad de 32 KB. Dispone de 15 líneas de dirección (A0–A14) y 8 líneas de datos (D0–D7). Aunque el dispositivo dispone de una capacidad superior, para este sistema solamente se asignan 16 KB para código, comprendidos entre:

0000H – 3FFFH

Este intervalo proporciona 16 384 posiciones de memoria, equivalentes a 16 KB. La memoria se encuentra a partir de 0000H para permitir que el Z80 pueda acceder al programa desde su dirección inicial de ejecución.

Entre las principales señales de control de la EEPROM se encuentran /CE, encargada de habilitar el dispositivo; /OE, utilizada para habilitar las salidas durante una lectura; y /WE, utilizada para realizar operaciones de escritura.

Para la memoria de datos se utilizan **dos memorias SRAM 6264**. Cada dispositivo presenta una organización de $8K \times 8$ bits, equivalente a 8 KB, por lo que ambas memorias proporcionan una capacidad física total de:

$$8\text{ KB} + 8\text{ KB} = 16\text{ KB}$$

Cada memoria 6264 dispone de 13 líneas de dirección (A0–A12) y 8 líneas de datos (D0–D7). Las señales de selección determinan qué memoria participa en la transferencia, mientras que /OE y /WE controlan las operaciones de lectura y escritura.

La memoria de datos debe comenzar en F800H. Sin embargo, el espacio comprendido entre esta dirección y FFFFH es:

$$\begin{aligned} FFFFH - F800H + 1 &= 0800H \\ 0800H &= 2048\text{ bytes} = 2\text{ KB} \end{aligned}$$

Por esta razón, el diseño utiliza el intervalo F800H–FFFFH como una **ventana de acceso de 2 KB**. Los 16 KB físicos disponibles mediante las dos memorias SRAM se dividen en diferentes bancos, de forma que cada uno puede ser presentado dentro de la misma ventana de direccionamiento.

Las líneas A0–A10 permiten seleccionar una de las 2048 posiciones existentes dentro de la ventana. Por otra parte, las líneas PC0–PC2 del segundo 8255 participan en la selección del banco de memoria, permitiendo seleccionar ocho regiones diferentes de 2 KB:

$$8 \times 2 \text{ KB} = 16 \text{ KB}$$

Durante una lectura de memoria, el Z80 coloca la dirección correspondiente sobre el bus y activa las señales de control necesarias para que la SRAM seleccionada proporcione el dato. Durante una escritura, el Z80 proporciona tanto la dirección como el dato que será almacenado.

Interfaz para periféricos.

Para implementar los seis puertos de entrada/salida se utilizan dos circuitos **8255 PPI (Programmable Peripheral Interface)**. Cada dispositivo dispone de 24 líneas programables organizadas en tres puertos de 8 bits: Puerto A (PA0–PA7), Puerto B (PB0–PB7) y Puerto C (PC0–PC7).

Cada 8255 contiene además un registro de control que permite establecer la configuración de sus puertos. Las entradas A0 y A1 determinan el registro interno seleccionado, de acuerdo con la siguiente distribución:

A1 A0 Registro seleccionado

0	0	Puerto A
0	1	Puerto B
1	0	Puerto C
1	1	Registro de control

Los dispositivos se encuentran mapeados a partir de 40H. El primer 8255 ocupa las direcciones 40H–43H y el segundo las direcciones 44H–47H, como se muestra a continuación:

Dirección Dispositivo Registro		
40H	U5	Puerto A
41H	U5	Puerto B
42H	U5	Puerto C
43H	U5	Registro de control
44H	U6	Puerto A
45H	U6	Puerto B
46H	U6	Puerto C
47H	U6	Registro de control

La comunicación entre el Z80 y los 8255 utiliza el bus de datos D0–D7, las líneas de dirección A0–A1 y las señales /CS, /RD, /WR y RESET. La señal /IORQ del Z80 participa en la lógica de selección para indicar que la operación corresponde a un dispositivo de entrada/salida.

Durante una operación de salida, el Z80 puede escribir información en uno de los puertos mediante /WR. Durante una operación de entrada, /RD permite que el 8255 seleccionado coloque el estado de sus líneas sobre el bus de datos.

En el diseño realizado, las líneas PC0–PC2 del segundo 8255 se utilizan internamente para controlar la selección de bancos de la memoria SRAM. Las demás líneas destinadas a la conexión con dispositivos externos se encuentran identificadas mediante etiquetas en el diagrama electrónico.

Diseño del sistema.

Diagrama electrónico.

El diagrama electrónico del sistema fue desarrollado mediante **KiCad Schematic Capture**. El diseño integra el microprocesador Z80, una EEPROM 28C256, dos memorias SRAM 6264, dos interfaces programables 8255 y los elementos lógicos necesarios para realizar la decodificación de direcciones y la generación de las señales de selección

El mapa de memoria establecido para el sistema es el siguiente:

Dirección inicial	Dirección final	Tamaño	Asignación
0000H	3FFFH	16 KB	Memoria de código
4000H	F7FFH	—	Espacio no asignado
F800H	FFFFH	2 KB	Ventana de memoria de datos

Para la memoria de código se asignó el intervalo 0000H–3FFFH, obteniendo:

$$3FFFH - 0000H + 1 = 4000H = 16384 \text{ bytes} = 16 \text{ KB}$$

El intervalo comprendido entre 4000H y F7FFH permanece sin asignar. A partir de F800H se encuentra la ventana de 2 KB utilizada para acceder a la memoria de datos.

Debido a que los 16 KB físicos de SRAM no pueden ubicarse de manera lineal a partir de F800H dentro del espacio de direccionamiento del Z80, se utiliza selección por bancos. Las líneas PC0–PC2 del segundo 8255 permiten seleccionar ocho bancos diferentes de 2 KB.

PC2	PC1	PC0	Banco	Tamaño
0	0	0	0	2 KB
0	0	1	1	2 KB
0	1	0	2	2 KB
0	1	1	3	2 KB
1	0	0	4	2 KB
1	0	1	5	2 KB
1	1	0	6	2 KB
1	1	1	7	2 KB

Para realizar la selección de los diferentes dispositivos se utilizaron decodificadores 74LS138, complementados con compuertas lógicas. En los accesos a memoria, la señal /MREQ permite indicar que la operación corresponde al espacio de memoria. Las líneas de dirección son evaluadas por la lógica de decodificación para determinar si debe habilitarse la memoria de código o la ventana de memoria de datos.

Para los dispositivos de entrada/salida se utiliza /IORQ. La lógica de decodificación permite seleccionar el primer 8255 para las direcciones 40H–43H y el segundo para 44H–47H. Posteriormente, A0–A1 determinan el registro interno seleccionado.

Las señales /RD y /WR establecen el sentido de la transferencia. Durante una lectura, el dispositivo seleccionado proporciona información al Z80 a través de D0–D7; durante una escritura, recibe la información colocada por el microprocesador en este mismo bus. El sistema utiliza un oscilador de 4 MHz para proporcionar la señal CLK del Z80. También se implementa el circuito de reinicio necesario para inicializar el microprocesador y los 8255, considerando la polaridad requerida por cada dispositivo.




Figura 1. Diagrama electrónico del sistema basado en el microprocesador Z80.

Una vez completado el esquemático se utilizó la herramienta ERC (Electrical Rules Checker) de KiCad para revisar las conexiones realizadas y detectar posibles problemas eléctricos dentro del diagrama.

Análisis de los resultados.

Como resultado del diseño se obtuvo el diagrama electrónico de un sistema basado en el microprocesador Z80 que integra memoria de código, memoria de datos e interfaces de entrada/salida. El hardware fue desarrollado mediante KiCad Schematic Capture y el programa en lenguaje ensamblador fue ensamblado y simulado mediante Z80 Workbench.

En el diseño electrónico se estableció la interconexión del Z80 con la EEPROM 28C256, las dos memorias SRAM 6264 y las dos interfaces 8255. Asimismo, se incorporó la lógica de decodificación necesaria para generar las señales de selección de los diferentes dispositivos a partir del bus de direcciones y las señales de control del microprocesador.

El intervalo 0000H–3FFFFH quedó destinado a los 16 KB de código, mientras que para los datos se estableció una ventana entre F800H y FFFFFH. Debido al tamaño de esta ventana, el acceso a los 16 KB físicos de SRAM se resolvió mediante ocho

bancos de 2 KB. Los dispositivos de entrada/salida se distribuyeron entre 40H y 47H.

Una vez finalizadas las conexiones se realizó la revisión del esquemático mediante ERC. Esta herramienta permitió comprobar las reglas eléctricas y detectar problemas de conexión durante el desarrollo del circuito. La comprobación mediante ERC corresponde a una revisión del esquemático y no a una simulación funcional del hardware.




Figura 2. Comprobación del diagrama mediante ERC de KiCad.

Por otra parte, el programa desarrollado en lenguaje ensamblador fue probado mediante Z80 Workbench. Al iniciar la ejecución se muestra un mensaje solicitando el nombre y apellidos del usuario. Posteriormente, cada carácter introducido es evaluado para determinar si corresponde a una letra mayúscula, letra minúscula o espacio.

Para comprobar el funcionamiento del conteo se introdujo:

Alexis Romero

El programa aceptó correctamente las letras y el espacio existente entre el nombre y apellido. El resultado obtenido fue:

NUMERO DE LETRAS: 12

El valor obtenido es correcto debido a que "Alexis" contiene seis letras y "Romero" contiene seis, mientras que el espacio no incrementa el contador.



Figura 3. Prueba de captura y conteo de letras.

El programa utiliza F800H como dirección inicial para el almacenamiento de los caracteres aceptados, manteniendo correspondencia con la dirección inicial establecida para los datos en el diseño. Cada letra o espacio válido es almacenado, mientras que únicamente las letras incrementan el contador.

Para realizar la interacción con la terminal durante la simulación se utilizó el puerto 01H proporcionado por Z80 Workbench. Este puerto corresponde exclusivamente al entorno de simulación del programa y no representa las direcciones físicas 40H–47H asignadas a los 8255 en el diseño electrónico.

A partir de las pruebas realizadas se verificó que el programa solicita el nombre y apellidos, permite introducir espacios, acepta letras mayúsculas y minúsculas, detecta caracteres no válidos, contabiliza únicamente las letras y muestra el resultado obtenido.

Conclusión.

Una de las principales consideraciones del diseño fue la ubicación de la memoria de datos a partir de F800H. Debido a que entre esta dirección y FFFFH solamente existe un espacio de 2 KB, se implementó una ventana de direccionamiento junto con un mecanismo de selección por bancos para permitir el acceso a los 16 KB físicos disponibles en las memorias SRAM. Asimismo, la lógica de decodificación permitió establecer los rangos correspondientes para la memoria de código, la memoria de datos y las interfaces 8255.

El sistema diseñado corresponde a una **arquitectura Von Neumann**, ya que el Z80 utiliza un mismo espacio de direccionamiento y comparte los buses de direcciones y datos para acceder tanto al código como a los datos. Aunque se emplean dispositivos físicos diferentes para almacenarlos —una EEPROM para el programa y memorias SRAM para los datos—, ambos forman parte del espacio de memoria del microprocesador. Por otra parte, los dispositivos de entrada/salida utilizan un espacio independiente mediante la señal /IORQ.

Finalmente, el desarrollo del esquemático en KiCad permitió representar y revisar las conexiones necesarias entre los diferentes componentes, mientras que las pruebas realizadas en Z80 Workbench permitieron verificar el comportamiento del programa en lenguaje ensamblador. El programa cumplió con la captura del nombre y apellidos, la validación de caracteres y el conteo de letras sin considerar los espacios.

Bibliografía.

1. Zilog, Inc. (2016). *Z80 CPU user manual* (UM0080). Zilog.
https://www.zilog.com/docs/z80/z80cpu_um.pdf
2. Microchip Technology Inc. (2022). *AT28C256: Industrial grade 256-Kbit paged parallel EEPROM* [Hoja de datos]. Microchip Technology.
<https://ww1.microchip.com/downloads/aemDocuments/documents/MPD/ProductDocuments/DataSheets/AT28C256-Industrial-Grade-256-Kbit-Paged-Parallel-EEPROM-Data-Sheet-DS20006386.pdf>
3. Hitachi, Ltd. (1987). *HM6264 series: 8K × 8-bit CMOS static RAM* [Hoja de datos]. Hitachi.
4. Intel Corporation. (1991). *8255A/8255A-5 programmable peripheral interface* [Hoja de datos]. Intel Corporation.
5. KiCad Developers Team. (2025). *Schematic Editor reference manual: KiCad 9.0*. KiCad.
<https://docs.kicad.org/9.0/es/eeschema/eeschema.html>